ЗАО ИНФОРМ-ЮСТ    
о фирме | отдых   координаты | партнеры | форум | карта сайта
 
ГЛАВНАЯ
ТРЕТЕЙСКИЙ СУД
БАНКРОТСТВО
ЮРИСТЫ
IT-ОТДЕЛ
ФИНАНСЫ
ПУБЛИКАЦИИ
ПРАКТИКА
ДОКУМЕНТЫ
НАШ ГРАММОФОН
1ААС.АПЕЛЛЯЦИЯ
   
 
   

 
   

ВЫБОР АРХИТЕКТУРЫ ЦИФРОВОГО ФИЛЬТРА ДЛЯ РЕАЛИЗАЦИИ В ПЛИС ФИРМЫ XILINX


Манов П.А., Плотников П.В., Кухарук В.С.
Владимирский Государственный Университет
(600000, Владимир, ул.Горького, 87, ВлГУ,кафедра ВТ, тел. (4922)279-617)
E-mail: paul.manov@gmail.com
Choice of architecture of digital filter for implementation in Xilinx FPGA is considered in the given work.

Программируемые логические интегральные схемы (ПЛИС) становятся в последнее время все более распространенной элементной базой для применения в устройствах цифровой обработки сигналов (ЦОС). Благодаря развитой архитектуре, высокой тактовой частоте и невысокой цене ПЛИС незаменимы при макетировании и мелкосерийном производстве. Цифровая фильтрация является одной из основных задач ЦОС. Цифровые фильтры являются сложными устройствами и для их реализации требуются существенные аппаратные ресурсы, поэтому значительные усилия уделяются вопросам выбора архитектуры и вариантов реализации цифровых фильтров в ПЛИС.

Наиболее часто решается задача проектирования фильтров с конечной импульсной характеристикой (КИХ), которые имеют такие достоинства как устойчивость при любых значениях коэффициентов и простота программной или аппаратной реализации.

Существует несколько распространенных архитектур цифровых КИХ фильтров в ПЛИС: параллельная, последовательная и последовательно-параллельная. Цифровые фильтры с параллельной архитектурой обладают максимальной производительностью и минимальной задержкой, но занимают много логических ресурсов микросхемы ПЛИС. Другим подходом является использование последовательной архитектуры. Последовательные фильтры обладают наименьшей производительностью и максимальной задержкой, но в тоже время они более компактны, по сравнению с параллельной архитектурой. Компромиссом между параллельной и последовательной архитектурами является последовательно-параллельная. Для последовательно-параллельных фильтров может выбираться степень параллелизма, которая выражается в количестве тактов, необходимых для получения одного выходного отсчета [1].

Рассмотрим выбор оптимальной архитектуры для реализации квадратурного фильтра стандарта DECT в ПЛИС. Данные фильтры необходимы для построения цифровых приемников стандарта DECT, особенности реализации которых рассмотрены в [2]. В качестве аппаратного базиса использовались ПЛИС фирмы Xilinx семейств Virtex-II и Virtex-II Pro.

Требования к квадратурному фильтру низкой частоты:
o частота входных отсчетов 73,728 МГц;
o конечная частота полосы пропускания 0,865 МГц;
o начальная частота полосы заграждения 18,432 МГц;
o неравномерность в полосе пропускания 1 дБ;
o подавление в полосе заграждения 60 дБ;
o разрядность входных данных 12 бит;
o разрядность коэффициентов 12 бит.

Для синтеза цифрового фильтра на системном уровне использовался пакет Filter Design системы Matlab. Для полученного КИХ фильтра количество коэффициентов равнялось 8. В этом случае наиболее подходящими архитектурами являются параллельная и параллельно-последовательная. При этом для параллельной архитектуры максимальное значение тактовой частоты должно превышать 73,728 МГц, а для параллельно-последовательной – 147,456 МГц.

Описание цифрового фильтра на уровне регистровых передач выполнялось на языке VHDL, а для получения файла конфигурации ПЛИС использовалась САПР ISE 6.3 фирмы Xilinx.

Рассмотрим характеристики реализаций цифрового квадратурного фильтра с разной архитектурой в ПЛИС разных семейств:

ПЛИС Архитектура Кол-во
slice
Кол-во LUT Кол-во flip-flop Максималь-ное значение тактовой частоты
XC2VP40
-6FG676
параллельная 259 370 468 155,1
последовательно-параллельная 168 289 312 170,3
XC2V3000-5FG676 параллельная 259 370 468 130,3
последовательно-параллельная 168 289 312 144,9

 

На основе анализа таблицы можно сделать вывод, что для ПЛИС XC2VP40 семейства Virtex-II Pro наиболее подходящей архитектурой является параллельно-последовательная, которая занимает меньший ресурс и обладает необходимой производительностью. Для ПЛИС XC2V3000 семейства Virtex-II максимальное значение тактовой частоты у параллельно-последовательной архитектуры является недостаточным, поэтому предпочтение следует отдать параллельной.

Список литературы
  1. Distributed Arithmetic FIR Filter, www.xilinx.com
  2. Меркутов А.С. Автоматизированное проектирование цифровых приемников ЧМ-сигналов/Математические методы, информационные технологии физические эксперименты в науке и производстве, материалы региональной научн.-техн. конф.- Владимир: ВлГУ. – 2003. С. 74 – 75.

 

Скачать в формате .doc



С ВАМИ МЫ ВСЕГДА СМОЖЕМ ДОГОВОРИТЬСЯ!

Заказать услуги практикующих юристов различных отраслей права, специалистов антикризисного управления, бухгалтеров и экономистов можно по телефонам во Владимире 32-35-00, 42-06-12 или по адресу: office@inform-ust.ru